Институт микроэлектроники Китайской академии наук успешно разработал комплементарный монокристаллический кремниевый транзистор с вертикальным каналом (CVFET)
2025-09-04
Согласно Международной дорожной карте для устройств и систем (IRDS2023), комплементарный полевой транзистор (CFET) — это следующее поколение транзисторной архитектуры в технологии интегральных схем, следующее за FinFET и горизонтальной GAA-структурой. Технология CFET позволяет вертикально объединять NMOS- и PMOS-структуры, изменяя традиционный планарный процесс или горизонтальную топологию FinFET/GAA для достижения более высокой плотности интеграции и лучшей производительности в меньшем пространстве.
Институт микроэлектроники недавно предложил и разработал монолитно интегрированную структуру комплементарного вертикального канального транзистора (CVFET), основанную на независимо разработанной технологии вертикального канала. Эта структура использует двухсторонний метод, совместимую с процессами изготовления КМОП. Благодаря двухступенчатому процессу эпитаксиального роста толщина канала нанолиста и длина затвора контролируются независимо, что позволяет самосовмещать интеграцию n-типа и p-типа нанолистовых транзисторов, расположенных друг над другом. Электрические характеристики структуры следующие: подпороговый размах (SS) верхнего и нижнего (NMOS/PMOS) приборов составляет 69 мВ/дек и 72 мВ/дек, соответственно; снижение барьера, вызванное стоком (DIBL), составляет 12 мВ/В и 18 мВ/В, соответственно; и отношение тока вкл/выкл (Ion/Ioff) составляет 3,1×10⁶ и 5,4× 10⁶ , соответственно . Его КМОП-инвертор обеспечивает функцию инверсии фазы сигнала. При напряжении питания (VDD) 1,2 В коэффициент усиления инвертора составляет 13 В/В; при рабочем напряжении 0,8 В запас по помехоустойчивости высокого уровня (NMH) и низкого уровня (NML) составляет 0,343 В и 0,245 В соответственно.
Это научное достижение под названием « Комплементарные вертикальные полевые транзисторы (CVFET), созданные на основе нового двухстороннего процесса » (DOI. 10.1109/LED.2025.3587989) было официально опубликовано в журнале IEEE Electron Device Letters в июле 2025 года. Исследование было поддержано Национальным фондом естественных наук Китая и Программой стратегических приоритетных исследований (класса A) Китайской академии наук.
Ссылка на статью: https://ieeexplore.ieee.org/document/11077411
Рисунок 1: (a) Структура монолитного интегрированного CVFET-устройства; (b) Просвечивающее электронно-микроскопическое изображение в поперечном сечении и (cf) Карта распределения элементов EDX монолитного интегрированного CVFET-устройства.
d -V g устройств NMOS и PMOS в монолитном интегрированном устройстве CVFET ; (b) Передаточные характеристики напряжения инвертора CVFET; (c) запас помехоустойчивости инвертора при V DD = 0,8 В
Таблица 1 Сравнение технологий CVFET и CFET
